

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-348566

(43) 公開日 平成4年(1992)12月3日

(51) Int. Cl.⁵
H 0 1 L 27/146

識別記号

庁内整理番号

F I

技術表示箇所

8223-4M

H 0 1 L 27/14

C

審査請求 未請求 請求項の数 1 (全 3 頁)

(21) 出願番号 特願平3-120562

(22) 出願日 平成3年(1991)5月27日

(71) 出願人 390001915

山形日本電気株式会社

山形県山形市北町4丁目12番12号

(72) 発明者 佐藤 健二

山形県山形市北町四丁目12番12号山形日本

電気株式会社内


(74) 代理人 弁理士 内原 晋

(54) 【発明の名称】 固体撮像装置

(57) 【要約】

【構成】 固体撮像装置の第1層目のゲート電極5と第2層目の転送電極8とが重なる箇所の両サイドに、テーパをもったサイドウォールであるCVD酸化膜10を形成する。

【効果】 固体撮像装置の第1層目のゲート電極と第2層目の転送電極とが重なる箇所の両サイドに、CVD酸化膜のサイドウォールを形成したため、層間絶縁膜形成工程の製造ばらつきの影響を受けず安定したリフロー形状を形成することができる。これにより、配線形成工程、例えばアルミ配線形成においてアルミスパッタのカバレージを良くすることができ、又、アルミエッチング時不要なアルミが残るという問題を解決することができる。



1

【特許請求の範囲】

【請求項1】 1次元アレイあるいは2次元マトリクス状に配置した光電変換素子と、光電変換素子に隣接して設けた電荷転送素子と、電荷転送素子端部に設けた電荷検出素子とを少くとも備え、前記電荷転送素子が、ゲート電極と転送電極を端部重畳させて交互に配列したオーバラッピング電極構造を有する固体撮像装置において、前記ゲート電極と前記転送電極とが重なる箇所の両サイドに、テーパーを持ったサイドウォールである絶縁膜を形成したことを特徴とする固体撮像装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、固体撮像装置に関する。

【0002】

【従来の技術】 光電変換素子と、電荷転送素子と、電荷検出素子を少くとも備えた最近の固体撮像装置は、高集積化、高速化の要求に伴ないその中に含まれる素子の寸法は、増々微細化が進んでおり、層間絶縁膜においても微細かつ信頼性の優れた構造を持つことが強く望まれて

いる。

【0003】 従来の固体撮像装置においては、電荷転送素子の電極構造が、図2に示す様に、ゲート酸化膜4の上にゲート電極5と転送電極8を形成したのちに、層間絶縁膜11として常圧CVD絶縁膜を形成した構造のため、ゲート電極5と転送電極8とが重なる箇所は、通常のMOSLSIのゲート電極より高くなり、層間絶縁膜11のリフロー形状が悪くなっていた。

【0004】

【発明が解決しようとする課題】 上述した、従来の固体撮像装置では、図2の示す様に、層間絶縁膜のリフロー形状が悪いため層間絶縁膜を形成した後に金属配線となる例えばアルミニウムをスパッタリングして、このアルミニウムをパターンニングしてアルミ配線12を形成する際のエッチングにおいて、アルミニウムを本来エッチングしなければならない箇所にアルミニウムが残り、ショートする不良が発生していた。

【0005】 この様な不安定な構造のため量産レベルでは、製造工程等のばらつきにより、歩留の低下を招いていた。

【0006】

【課題を解決するための手段】 本発明の固体撮像装置では、半導体基板上にチェーンのように形成されたゲート電極とこのゲート電極の間に設けた転送電極とを有し、転送電極がゲート電極と重なる箇所を有した電荷転送素子の電極構造において、ゲート電極と転送電極とが重なる箇所の両サイドに、層間絶縁膜のリフロー形状を良くするためのサイドウォールである絶縁膜を備えたことを特徴としている。

【0007】

2

【実施例】 次に本発明について図面を参照して説明する。

【0008】 図1は、固体撮像装置における本発明の一実施例を示す電荷転送素子の部分の断面図である。図示省略した部分は従来と同じである。図1に示す様に、従来と同じ製造工程により、N型半導体基板1に、P型不純物をイオン注入してP⁻層2を形成し、さらにP⁻層にN型不純物をイオン注入して電荷転送用N層3を形成し、この上に第1ゲート酸化膜4を形成する。次に、ゲート電極5のバターニングを行ない、P型不純物をイオン注入してP⁺層6を形成し、さらに、第2ゲート酸化膜7を形成した後に転送電極8の被着・バターニングを行ない、次いでポリシリコン酸化膜9を形成する。次に、サイドウォールとなるべきCVD酸化膜10を0.5μm〜1.5μmウェーハ全面に成長させる。この時、ゲート電極と転送電極とが重なる箇所の段部においては、平坦部に比べCVD酸化膜厚が厚くなるため、CVD酸化膜形成後平坦部の膜厚分だけ異方性エッチングを行なうと、ゲート電極と転送電極とが重なる箇所の両サイドに、所望のCVD酸化膜のサイドウォール10が形成される。次に層間絶縁膜としてBPSG膜11を形成する。次に、アルミ配線12をバターニングする。この場合、層間絶縁膜のリフロー形状が良いためアルミ残りは発生せず、問題無くエッチングされる。

【0009】

【発明の効果】 以上、説明したように従来は、ゲート電極と転送電極とが重なる箇所は通常のMOSLSIのゲート電極より高くなり層間絶縁膜のリフロー形状が悪くなっていたが、本発明は、ゲート電極と転送電極とが重なる箇所の両サイドに、CVD酸化膜のサイドウォールを形成したため、層間絶縁膜形成工程の製造ばらつきの影響を受けず安定したリフロー形状を形成することができ、これにより、アルミ配線形成工程において、アルミスパッタのカバレッジを良くすることができ、又、アルミエッチング時不要なアルミが残るという問題を解決することができるという効果を有する。

【図面の簡単な説明】

【図1】 本発明の一実施例を示す断面図。


【図2】 従来例を示す断面図。

【符号の説明】

- 1 N型半導体基板
- 2 P⁻層
- 3 電荷転送用N層
- 4 第1ゲート酸化膜
- 5 ゲート電極
- 6 P⁺層
- 7 第2ゲート酸化膜
- 8 転送電極
- 9 ポリシリコン酸化膜
- 10 CVD酸化膜 (サイド・ウォール)

11 BPSG膜

【図1】



12 アルミ配線

【図2】

